产品名称：Sigrity X Advanced SI
产品代码：SIGX913SC
产品必要性
众所周知，电子系统设计的发展速度可谓是一日千里。随着我所/公司的芯片设计产品采用更先进的7nm工艺节点，相应的我所/公司的封装、PCB设计规模和复杂度也呈现指数级增长，信号速率越来越高，工作电压越来越低而电源功耗越来越大，产生设计高密化趋势越来越明显，设计的要求越来越严格，以往单纯凭借工程师经验进行设计的做法已经越来越不适应现代复杂电路板系统设计的要求。工程师在设计中面临着越来越多的挑战来自于“高速”和“EMC”问题，成为制约设计师是否能够快速、正确的设计出成功的电子产品的关键瓶颈。信号完整性、电源完整性以及电磁干扰/电磁兼容分析是大家常常提到的几个概念，也是成熟电子系统设计厂商在产品开发过程中必备的工作流程，对产品的成败起到关键性作用。
传统意义上的信号完整性和电磁干扰/电磁兼容分析工具都是基于电子系统具有理想的电源和地参考平面的。然而，随着半导体器件工作时边沿速率的不断提高，这种传统意义上的分析有时就显得很不充分了，其分析结果往往与实际上的情形偏差很大。使用Cadence SIGR913软件能够将PCB系统内的各种电磁干扰计算在内，将电源和地网络噪声考虑在内（不是按照现在一般意义上的将电源和地线层认为是理想的情形），将过孔间耦合、线间耦合，以及这些耦合间的相互作用考虑在内，实现了在时域和频域上对信号完整性、电源完整性和电磁干扰/电磁兼容的分析。
当前项目开发中，一些设计项目对信号速率要求很高，一些对系统电源纹波及通流要求很高，一些对系统功耗以及散热的要求很高，有的又对电磁干扰和电磁兼容的要求很高，通过经验以及简单的公式计算已经难以有效应对上述需求，因此迫切需要专业的电磁仿真工具来帮助制定设计方案，指导并优化设计过程，并最终验证和签收设计产品，减少设计过程中的反复和迭代次数，加快产品投入运行的时间，提高设计效率。
该系统主要能够实现：
· 为PCB电子系统提供快速精确的时域和频域仿真分析；
· 进行PCB布局前和布局后电气性能仿真；
· 能够在全面考虑了SI和PI的各种影响后，给出近场和远场EMI的仿真结果；
· 针对通用信号接口，特别是源同步DDRn总线设计，实现系统级电源感知（Power-aware）的信号完整性仿真分析，包括电源感知的IO建模、PCB互连通道电源地与信号耦合的网络参数模型提取，以及综合的系统级时域和频域仿真平台；
· 针对DDRn总线接口的仿真，在对信号、电源和地同时仿真的同时，实现全面的、基于JEDEC标准的自动化眼图、波形测量和后处理，可以得到更精确的信号在质量和时序（例如建立和保持时间）方面的参数；
· 生成无源的、因果性的宽带SPICE模型和S/Y/Z网络参数模型；
· 热感知（Thermal-aware）的PCB电路板的直流压降和电流密度分析；
· 电感知（Electrical-aware）的电路板设计的温度分布和热阻参数和模型分析；
· 给电源、地线和信号线抽取基于频率变化的阻抗参数和S参数；
· 执行信号、电源和地网络噪声瞬态响应与耦合分析，以及电源和地平面的谐振分析，确定PCB或IC封装的谐振响应和辐射谐波；
· 对去耦合电容的选择和布局进行自动优化，权衡电源去耦方案的性能和价格；
· 对信号、电源和地网络的三维全波有限元法SYZ网络参数提取。
产品主要功能
SIGR913功能包提供了一个高速源同步并行总线（例如DDR3/DDR4/DDR5）完整分析解决方案。通过集成业界领先的Sigrity技术，此功能包能够提取集合了信号、电源和地的网络特性参数。时域仿真可以直接在电路板/封装上执行，或是在基于模型的模块化的仿真环境中执行，从而分析与显示整个系统时序上同步开关噪声的影响。
SIGR913功能包还提供了一个多吉比特高速串行链路（如PCIe 3.0/4.0, USB 3.1）分析的完整解决方案。通过集成业界领先的Sigrity技术，此功能包能够预测复杂串行链路的比特误码率（BER），包括对IBIS-AMI格式的自适应SerDes均衡化的建模。
SIGR913功能包包含了一系列的Sigrity工具，包括电源感知的并行总线分析（SystemSI-PBA）、串行链路总线分析（SystemSI-SLA）、宽带模型转换工具Broadband SPICE以及板级通用信号完整性分析工具SPEED2000，并生成对比业界标准的仿真结果报告，以确定时序是否满足。
工具名称 | 功能说明 |
Broadband SPICE | 检查、修复S参数的无源性、因果性问题，把S参数转换为等效spice电路 |
SystemSI_PBA | 系统级的高速并行总线仿真平台，把模块化的器件IBIS模型、封装/PCB的S参数模型参数模型以及各种通用的spice模型连接起来，仿真时域接收波形，并根据JEDEC规范自动生成信号接收波形、眼图、时序余量、延时的仿真报告 |
SystemSI_SLA | 系统级的高速串行总线仿真平台，把模块化的器件IO模型、AMI模型、封装/PCB的S参数模型以及各种通用的spice模型连接起来，仿真信号接收波形、眼图、误码率，并集成多种主流的高速协议的compliance kit |
SPEED2000 | 基于时域算法的混合引擎在Layout中直接求解波形的仿真工具，收敛性更好，提供流程化的Layout电气性能检查功能 |
Topology Explorer | 通用的电路仿真平台，模块化的模型连接，支持时域、频域、直流的电路仿真 |
功能特点：
· 模块化的环境可以对复杂的芯片-封装-电路板并联总线接口进行建模，并通过模型连接协议（MCP）连接每一个模块，执行智能化总线仿真，采集所有需要的数据以判决时序裕量；支持IBIS-AMI模型，执行高容量通道仿真和误码率（BER）分析
· 提供一个支持S参数查看、检查、调整和宽带SPICE模型转化的模型工具
· 针对当今最流行的串行连接标准，如DDR3、DDR4、DDR、PCIE4.0、USB3.1、HDMI、SFP+和10GBASE-KR等，进行仿真结果的电气兼容性检查
· 支持PAM3和PAM4编码，支持25G或更高码率的信号分析